微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC rename warning!

DC rename warning!

时间:10-02 整理:3721RD 点击:
Warning: Design 'xxx_top' was renamed to 'xxx_top_1' to avoid
a conflict with another design that has the same name but
different parameters. (LINK-17)

'xxx_top' 在设计中只例化了一次,为什么还会被renamed呢, 我不想被rename怎么办.

这个是uniquify ,或者有重名的模块啊, 自己检查下代码

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top