ports timing path

report_timing -from <port> -to [all_clocks]

萬分感謝，但還想問一下
假設一input被三個clock capture，但FE只針對兩個clock set input delay，那么這個命令可以將那個unconstrain的path報出來嗎?或者有沒有方便的命令可以檢查這種問題?

如果没有对它设定类似false path之类的timing exception的话，report_timing就应该可以
如果有false path的话，可以先用all_fanout或者report_transitive_fanout找到所有相关的FF，再看每个FF对应的clock

get_attr [get_pinsXXflop/clk]clock可以看出是哪个clock来 clock的，

再問個問題，ideal network and dont touch network究竟有什么區別?那個手冊中提及dont touch network是如何傳播的?

ideal network是不考虑该net的timing，不需要修drc，
dont touch network是综合不动clock tree的意思，

多謝。但dont touch network應該也不修改timing和DRC呀
或者說，對clock network設置dont touch network or ideal network是否相同?
此外，dont touch如何傳播，stop到哪里，是否所有logic cell都能pass，比如mux?