微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > formality后出现Loop的问题该怎么fix阿~~求助~~

formality后出现Loop的问题该怎么fix阿~~求助~~

时间:10-02 整理:3721RD 点击:
在跑完formality后有22条aborted的问题,如下:
----------------------------------------------------------------------------------------
Matched Compare PointsBBPinLoopBBNetCutPortDFFLATTOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)1116000877111938504114435
Failing (not equivalent)00000000
Aborted
Loop(cycle-driven)0000022022
****************************************************************************************
请问这个Loop的问题该怎么修阿在formality中?用什么命令呢?
谢谢,大家帮帮忙阿!

顶~~大神来帮忙拉~~

没有人回答吗

来个人帮帮忙~

来个人回答把我也想知道 这个loop是怎么回事?

我也想知道啊 遇到了这个问题

我也遇到过,可能是一些black box内部检查不到引起的
流片后芯片也能正常工作

遇到过...
貌似是你网表他不认大小写~
比如N9和n9,你网表里面其实是2个东西,但软件他不认,把N9也当n9了,然后就出现loop了~
好像是这样的,记不清了~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top