微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教ICC place_opt failed (PSYN-117)

请教ICC place_opt failed (PSYN-117)

时间:10-02 整理:3721RD 点击:
top层APR时调用了一个小的APR block,fram是用make_macro_fram产生的,place_opt时一直报PSYN-117,
后来使用gds产生fram,结果还是同样的错误,
所以怀疑是db有问题,但是不知道怎么生成timing lib,
aif2etm可以把verilog转成timing lib,但不知道需要安装什么工具?
麻烦高人帮忙解答,多谢!

我也碰到个place_opt的问题 布局完后运行place_opt就报错,显示no floorplan define

把macro的is_fixed attribute 改成true試試看.

logic library不对,重新生成db就可以解决了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top