Tetramax分段生成的pattern与不分段生成的pattern的区别

大家好，问一个使用tetramax分段生成pattern与不分段生成pattern的问题?
现在我使用write_pattern中的两个options，first和last来生成分段的pattern来同时simulation我生成的pattern的过程，我想问下，比如我的设计中有2313个pattern，我使用分段的方式来生成pattern，比如我生成5段pattern，如第0个pattern到第400个pattern为第一段，使用write_pattern -format verilog -serial -first 0 -last 400，第二段为从第400个pattern到第800个pattern，write_pattern -format verilog-serial -first 400 -last 800，依次，生成第三段write_pattern -format verilog -serial -first 800 -last 1200，第四段write_pattern -format verilog -serial -first 1200 -last 1600，第五段write_pattern -format verilog -serial -first 1600 -last 2000，第六段write_pattern -format verilog-serial -first 1600，同时我也生成了write_pattern -format verilog -serial整个pattern，我、生成了这六段pattern后，我就可以同时对这六段pattern进行simulation了，这样便可以观察者六段pattern中每段pattern的情况了。
但是我去比较分段生成这六段pattern中的pattern的数据是否与不分段生成的patternd的数据是否一致，发现与我不分段生成pattern里面的值不一样，我比较的情况是，比如我拿我第二段pattern中的第500个pattern与我不分段生成pattern中的第500个patern去比较，发现LOAD0，LOAD1,LOAD3以及UNMASk这些值都不一样，请问这种分段生成pattern的方式是否有效，它能够有效替代不分段生成的pattern吗（这里是指如果我每个分段生成的pattern进行simulation仿真OK的话，就能证明我整个不分段生成的patttern仿真也OK，因为不分段生成的pattern进行simulation真的很慢）?
希望和大家一起讨论下这个问题， 谢谢！

用VCS仿真吗?

是的，是用vcs仿真。

小弟也刚接触tetramax.那位大侠请帮忙回答上述问题，俺也看看。谢谢

好高深哦

应该是不一样的。
因为你要做后面几段的仿真，必须先把内部寄存器灌last pattern capture后的值，然后再进行下一步的load unload这样和真实情况才是完全一致的。
你可以比较下分割后的第一个pattern，是否和上一个pattern capture后的值基本一样。