power ring公式
0.5是在分子上还是分母上?另外我认为这个Power Ring的宽度应该和VDD的PAD个数也是很相关的
Power ring的宽度和间隔计算方法：
一．宽度
1.计算出功耗P（各种工具）；
2.设宽度为W，高为H，功耗为P，则
Ptop = Pbottom = P * W / (W+H) * 0.5;
Pleft = Pright = P * H / (W+H) * 0.5;
3.每边宽度可以计算为：
W(um) = I / J;
J为电流密度，I(mA)=Pside/V，电流密度可以从厂商提供的工艺库中查到。
4.金属宽度应该有50%的裕度。
如果chip的功耗是P=1.2w,V=1.2v,宽度W=高H,那么power ring 的W为多大呢?
太理论了， 我没用过，
师傅一般都怎么设置啊?
看经验啊， 在routable的情况下尽可能多打些
结合芯片的功耗和频率， 一般再宽也不能超过fat metal的阈值吧，否则要打slot了
你好，我想请问如果是.18工艺一般情况下power ring的宽度是多少啊?是否这个宽度与工艺本身也有关系(在不超过宽线标准的前提下)?如果根据DC综合后的功耗去计算出来宽度为5um,这个值是否可信?可否给出一些您在项目设计过程中确定power ring宽度的标准依据或者说过程啊?谢谢你！
用power network analysis估
该如何做这功率分析啊?用ptpx做?还是encounter的power analyze来做?我只用encounter做的static analyze~
应该和芯片的功耗有关系的吧， 其实CORE RING你可以走的宽些，对于数字部分，频率也不是很高的时候， CORE RING的下边可以放置STD的， 所以不太影响面积的了， 如果局部有congenstion的话， 可以再这个位置控制density就好了