微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 异步时钟下修setup和hold

异步时钟下修setup和hold

时间:10-02 整理:3721RD 点击:
大家好,我想请问下,在异步时钟下怎么修setup和hold,和同步时钟下的方法一样的吗?还是有什么不同点,需要主意?

异步时钟下需要关心setup和hold吗?

你好,我报出来hold的violation,startpoint 和endpoint的clock不是同一个clock,这个属于异步的吧?

置頂FAQ裡面有同步和·異步的解釋

不相干的时钟之间会设false path吧

哦,,我对异步的概念是混淆了,没注意2个时钟的频率,false path 应该是设的了, 但是现在报出来还是有不同clock之间有hold的问题,我想调下2个clock之间的skew,不知道这个方法对不?

既然都set false path了,为什么还有hold的问题?!

关注!

是不是false path只设了从clk1 -> clk2的,没设clk2 -> clk1?

因为之前SDC不是我弄的 ,所以没仔细看, false path 设的都是对的,虽然不同clock 但是频率是一样的 所以还是同步的。还有我想问下 为什么 异步的就要设 false path 而不检察 时序呢?

频率一样不代表同步,建议检查false path是否设置正确

我的如果异步时序有violation的话报的错误是recovery和removal

因为在设计的时候如果是异步时钟都会进行跨时钟域处理来保证可靠性;
如果两个时钟是同步时钟,在设计的时候一般不会采取跨时钟域处理,所以需要setup和hold来保证;

不同clock,时钟频率一样未必是同步时钟,同步与否一定程度上还决定于系统架构。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top