微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > dc综合时把cell悬空管脚省略了?怎么设置其保留

dc综合时把cell悬空管脚省略了?怎么设置其保留

时间:10-02 整理:3721RD 点击:
dc综合时把cell悬空管脚省略了?怎么设置其保留,输出的。v文件保留所有cell pin 谢谢

没有人

我不会,帮你顶下,看你可怜的,

设 don't touch如果cell也没有了就设 phyopt_delete_unloaded_cells

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top