微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC综合问题求助!

DC综合问题求助!

时间:10-02 整理:3721RD 点击:
一个设计并不大,做逻辑综合时报告中:Levels of Logic:53.00
Critical Path Length:19.10
Critical Path Slack:0.02
Critical Path Clk Period:20.00
Total Negative Slack:0.00
逻辑层次是不是太多,路径太长了?以至于关键路径Slak特别小的,怎么做才可以使路径长度变短一些,使slak大一些!?还有Slak值一般应为时钟周期的多少比较合适?
乞求高手指点,感激不尽!

最直接的方法,修改代码。不想的话,过约束。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top