微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 救命啊,DC版本对我设计有影响,各位遇到过没有

救命啊,DC版本对我设计有影响,各位遇到过没有

时间:10-02 整理:3721RD 点击:
我在使用dc进行综合时,将current_design下的两个sub design设置为不能ungroup,使用如下命令:>set_ungroup [get_designs "INPUT PIPELINE"] false
之后在进行综合的时候,使用了如下命令:
>compile_ultra -scan -timing
综合过程中,DC将这两个sub design(INPUT和PIPELINE)给remove了。使用的版本为2010.03-SP5-3。
之后我使用另一个版本的DC,版本为2010.03-SP4,重复刚才的过程,却正确的完成了综合过程。
请问大家和小编,这是什么原因,有人遇到过吗?

被remove的原因有很多
不同版本的结果不一样也是常见的事情

那我该如何选版本?如果真是这样的话,这软件也太让人不放心了。

用最新的,用多种工具验证, fm lec

小编,今天我把2010.03-SP4的安装到了我的ubuntu 10.04 amd64下了,一运行,结果和SP5-3的结果一样,是错误的。而在服务器上RHEL4.8 64位的机器上两个版本运行结果都是正确的。难道软件的行为还和系统有关系吗?我查看了一下,我对DC除了设置了PATH这个环境变量外,没有进行任何对设计有影响的的环境变量的设置。真是搞不懂了,头疼。论坛里有没有朋友遇到过这种情况的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top