微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > max_cap violation报告中的may not be fixable violation什么意思

max_cap violation报告中的may not be fixable violation什么意思

时间:10-02 整理:3721RD 点击:
在布线后查看生成的max_cap violation报告文件,里边有如图几句话,
我知道optDesign不能优化时钟树,想请问在时钟树上的这些DRV violations需要处理吗?
如果需要,要怎么处理呢?

setCTSMode -fixFanoutLoad true
clockDesign
optDesign -postCTS -drv
timeDesign -postCTS

谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top