微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求解:RTL代码的层次多少对DC和PR有什么影响(综合时已经flatten)

求解:RTL代码的层次多少对DC和PR有什么影响(综合时已经flatten)

时间:10-02 整理:3721RD 点击:
如题:RTL代码的层次多少对DC和PR有什么影响
不知道对于 flatten 的设计,RTL代码层次的多少会对DC和PR后的
时序等其它的方面有什么影响。

ungroup -all 都行啊, 只要你综合出来的logic depth和timing可以就行了,
只要不要-all, -depth 20 都行,

谢谢小编回复。
我是想知道是不是层次越多,即使在ungroup后,综合后的时序也越差。
还有就是想问一下,什么时候需要flatten ,什么时候可以hierarchy 呢
两者对PR 有什么影响呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top