微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > bottom-up综合后做formality应该注意什么

bottom-up综合后做formality应该注意什么

时间:10-02 整理:3721RD 点击:
top-down综合的时候跑lec很快就出来结果,可是bottom-up综合后做LEC一天也不会有结果出来,请问有什么要注意的

可能是svf的问题,formality如果有svf的指导会快很多,综合时把每个bottom的svf记录下来,做formal时读进去

那set_svf是不是把每个模块的svf加进去

可以了,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top