异步时钟之间怎么设置constraint检查setup和hold？

这种跨时钟域的，一般都是设计来保证的，一般不会对这样的路径做时序检查。

一定要检查的话，貌似要用专门的工具。比如cadence 的cdc。
没做过这个，不知小编的情况。

你好，我想问一下 ，异步的情况下时序是怎么通过设计来保证的?

问个问题，你说的这个异步时钟，应该指的是async的电路是吧。
如果是，这两个不同时钟域之间，在NOSI的情况下，有Check Setup & Hold吗?