微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教由于异步时钟产生的负的setup\hold slack

请教由于异步时钟产生的负的setup\hold slack

时间:10-02 整理:3721RD 点击:

小弟用astro进行布局布线的时候,发现很多setup 、 hold 负的slack都是由于异步时钟引起的,但是设计中,对于异步的我们都做了同步处理,所以可以不用考虑这些负的slack,请教一下该怎么处理,report timming的时候就不会报这些负的slack了

复杂,哟idan的说法

钱用的阿的发挥着你的

哈哈。冰岛各个

支持就好。加油

一分钟,发一次言,不多不多

我会记住你的话

加油。赶上下载的速度线

赶上赶上,马上就要断流了

做IC设计,拼的就是体力

做IC设计,拼的就是体力

异步的用set_false_path就可以了吧,要是怕优化的不够可以set_multicycle_path

将clk1和clk2不要设置到一个group里面应该可以不检查吧

set_disable_timing

disable_timing false_path

对于异步时钟的问题 可以在DC加约束的时候使用
set_false_path 语句来禁止对这些跨越异步时钟边界的路径进行timing check
不知道是不是你想问的~

做了同步处理后应该不会再报了吧。setup的应该要处理

就是凭体力

你好,我想问一下是不是 对异步的情况 设置false path, 那对他就完全不进行timing的check 和优化啦?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top