在线求助:clock delay

假设有一外部时钟clka和数据data, data和clka相关,
现在由于设计需求,需要在clk后加一个器件后再引入core,即clkb,
此器件会使clk信号产生延迟,延迟的时间是ff:2.2ns到ss:6.4ns,
这个时间的不定,肯定会导致时序问题,请问我该如何写约束文件?
是用set_clock_uncertainty 4.2 -from [get_clocks clka] -to [get_clocks clkb]好?
还是用set_input_delay6.4 -max 2.2 -min -clock [get_clocks clkb] [all_inputs]好?
还是用set_clock_latency 6.4 -max 2.2 -min -clock [get_clocks clkb]好?

set_clock_latency -source -max6.4 -clock [get_clocks clkb]
set_clock_latency -source -min 2.2 -clock [get_clocks clkb]

陈老大,帮帮我吧,我知道问的很低级,我刚入门

谢谢老大！

陈老大,可以讲下为什么不能用另外两个吗?

去比较latency，uncertainty和input_delay的定义

那使用另外两个会有问题吗?会有什么问题?

input_delay针对data path。 clock latency针对clock path