现有的局部电路图，涉及钟控，该如何写DC约束。有图。望高手指导！

涉及到具体电路就没有人会吗?

1.最好定义
2.不需要定义

1, 需要，generated_clock
2, 同1）
好奇怪的clock gating 電路！

恩，我试试定义下。我这里好多电路都是这类型的钟控，谢谢陈小编和楼上各位了。

这门控有降频的作用吧

这个门控是不是降频的

不是降频的，门控的时钟频率很高的，内部自激的。主要看buf的延时大小了。