微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后仿问题 modelsim ncverilog

后仿问题 modelsim ncverilog

时间:10-02 整理:3721RD 点击:
各位前辈:

最近在用modelsim和ncverilog做后仿时遇到问题:modelsim报error,NC-Verilog报warning,它们大致报的错是一样的:大概是违反了库文件worst.v——
1870$hold (posedge C &&& XS, posedge D, trhold_posedge$D$C, NOTIFIER);
1871$recovery(posedge XS, posedge C &&& D_EQ_0, trec$XS$C, NOTIFIER);
11384$hold (posedge C &&& XR, posedge D, trhold_posedge$D$C, NOTIFIER);
11385$recovery(posedge XR, posedge C &&& D, trec$XR$C, NOTIFIER);


请各位大虾指点啊 !是哪里出问题了?怎么办啦?

原因是仿真器检查时序,setup hold time的问题,在modelsim或者nc中加入一个选项 +notimingchecks

+notimingchk不是说不检查时序了?那后仿没做时序检查怎么行呢?

这个只有根据时序报告错误的信息,到波形上查找违例的情况在哪里,追根溯源的说。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top