微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请问一个时序约束

请问一个时序约束

时间:10-02 整理:3721RD 点击:



clock 2 是 clock 的invert generate_clock,
create_generated_clock -name clock2 -source [get_pins {xxx}] -divide_by 1-master_clock [get_clocks {clock} [get_ports xxx] -invert
希望的setup check是红色标记,但报的是蓝色,请问应该怎么设?

set_multicycle

谢老大指点~

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top