微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock gating问题求助

clock gating问题求助

时间:10-02 整理:3721RD 点击:

RC完进PT发现很多clock gating的setup violation。值还很大。
ICC中rpt没有这类的violation报出来。
为什么感觉ICC中没有看到这个问题?工具没有修到?

贴timing report

[code][/code]回复 2# 陈涛

数字后端 FAQ, clock gating Q6.2里面提到过你这种情况

PT里有个clock_gating_default的path group
ICC里好似没有,这些clock gating的violation放在对应的clock group的report里了。

icc的缺省 timing_separate_clock_gating 是false,如果你设成true,才会分出来,
pt缺省就是true的,
这个2个不同clock之间的gating check啊? 没有propagated clock啊, 还是离散gating cell,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top