求教，怎么用Modelsim做后仿真？

1.用Modelsim做后仿真，是加入pt生成的sdf文件、门级网表以及库本身的标准单元的verilog模型就可以了吗?
2.关于库里的verilog模型，触发器有相应的对复位信号、数据输入等端口的setup、hold等时序要求。可是像buffer之类的并没有定义延迟。那么这些标准单元本本身的delay和连线延时都是通过sdf反标上去的?
3.NCverilog、VCS、Modelsim等工具都可以用于后仿吗?哪个比较好呢?各自需要什么源文件?
谢谢！

应该是管子规模不一样吧?我用的是NCverilog跑后仿,需要RC参数网表,VEC向量文件.以及一个.config文件

对， 和前仿真的唯一区别就是 加载 post-layout SDF，
这个sdf由后端的spef 得来，寄生时序信息