微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助时序问题

求助时序问题

时间:10-02 整理:3721RD 点击:
本人刚接触后端,请问下何为时序,为什么要这么考虑时序,时序收敛是怎么一回事?

時序是指CLK的問題
就像約會一樣,
當然我們不能預期大家都12點整準時出現,
通常情況是早到個10分鐘或遲到個10分鐘,
那就是早到的等晚到的時間到再一起出發,
時序收斂就是這樣,
如果在這個可忍受範圍內 (由digital designer訂定)
tool就認為是可接受的,
差太多嘛, 可能因為buffer driving不夠 (塞車, 走不快)
或者 congestion (塞車造成原本好走的路不能走換了一條)
造成skew不在我們限定的範圍內
那就針對個別情況個別處理囉!

前端决定后端需要的时序,也就是设计目标,
STA的基本概念了

2#解释的太形象了

比喻比较形象:)

高手呀。说的很形象

看看pt user guide

primetime

哈哈,生动

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top