微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有关异步始终的问题

有关异步始终的问题

时间:10-02 整理:3721RD 点击:
在时序路径中,异步时钟之间的path工具是怎样处理的呢?为什么这样处理呢?

false path啊
set_clock_groups -async-group { CLK1 } -group {CLK2} ,
不检查时序路径,因为是异步啊

我知道是不检查,但是我一直不明白为什么它不检查呢?异步失时钟之间也有数据传输,难道这种传输不可能发生数据传输错误?

这个不清楚,要问下前端

上一篇:问下edi的问题
下一篇:FE drc問題....

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top