微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC中时序收紧是什么意思?

DC中时序收紧是什么意思?

时间:10-02 整理:3721RD 点击:
请大虾们解答:时序约束时创建的时钟为266ns,即create_clock "clk" -period 266-waveform {0 133}而实际的时钟周期为520ns,请教别人说这是时序收紧,但还是不明白是什么意思?时序收紧有什么规则吗?

这收的也太紧了吧。 就是把constraint的时钟约束的比实际时钟快一点 过约束吧
不过这个快倍频了。

呵呵,

多谢多谢,这个也是看别人写的,我也不是太懂,那一般约束到多少呢?

速度不是很快其实没什么问题。你可以试试110% 和当前的约束下面 area有什么大的变化

为什么时序约束要比实际的快?

主要是为了方便后端流程的处理,
1)为了修hold违背会加一些buffer,导致实际延时增加;
2)CTS之后,到达各个寄存器的时钟沿并不是100%一致的。
一般情况下会留10%的余量
不过感觉你的时序太宽松了,即使是2倍应该也不会影响规模

学习学习!

看不太明白

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top