微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助大侠:ICC中怎么提出flatten verilog进行后面的LVS

求助大侠:ICC中怎么提出flatten verilog进行后面的LVS

时间:10-02 整理:3721RD 点击:

ICC中如何提出flatten verilog的netlist?只看见有hv的write_verilog。先谢!

ICC do not support to generate the flatten verilog.

那只能用hv去做LVS?hv是不是不太准确?还是和fv一样?

都一样,HIER还要好一点,一张FLATTEN东西不便与debug

都一样吧, hv和fv 不影响lvs的,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top