微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > DC时 flatten 和 hierarchy 对PR有什么影响呢

DC时 flatten 和 hierarchy 对PR有什么影响呢

时间:10-02 整理:3721RD 点击:
DC时 flatten 和 hierarchy 对PR有什么影响呢
一般来说DC时flatten后时序会比较好,但是对PR会不会有什么不好的影响呢

求解。。

flatten太多了,对pr不好的,
pr太散,对timing,routing都不利的,再说,你怎么加testbench,怎么debug issue?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top