微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc中有关clock balance的问题

icc中有关clock balance的问题

时间:10-02 整理:3721RD 点击:
在icc中create_generated_clock 创建的几个时钟可以放在一起balance么?望指教。

当然了,必须的
缺省做clock_opt , master clock和generated clock会自动balance的,因为ICC认为他们是
同源group, 自动balance
如果效果不行, 手动调下

不是可以, 是必须, generated clocked 与其 clock root 要 balance

关键如果我想让这几个时钟之间有一个偏移量,除了手动插入buffer外,还有其他方法么?

Usage: set_inter_clock_delay_options# set inter clock delay balance options
[-balance_group source_objects]
(set a list of clocks as a group for balancing)
[-balance_group_name string]
(clock group name for clocks under -balance_group)
[-delay_offset float](delay offset)
[-offset_to source_objects]
(list of clock the offset applies to)
[-offset_from offset_from_obj]
(clock the offset applies from)
[-offset_from_group string]
(clock the offset applies from a balance group)
[-target_delay_clock target_clock_obj]
(list of clocks to get a target delay)
[-target_delay_value float]
(target delay value)
[-honor_sdc boolean-string]
(honor latencey defined in SDC)

这个可以调整各个clock tree latency之间关系的,
用完了

balance_inter_clock_delay

恩,你说的这个不同source是可以的,但是同source是不可以的,cts时会自动平衡同source的几个generated clock。目前是通过手动调的,不知道有没有其他简便的方法。

可以用 set_clock_latency一开始设不同的target值就行了,
set_inter_clock_delay_options为啥不能设置在同源clock上啊,应该可以的啊
就是设offset值啊

在同源clock上的所有generateclock,cts会自动平衡,设置inter clock option没有用。不过设置target没有试过。

可以试下, 有时候故意会把某些subtree做的latency和主tree不一样,
为了timing或者别的原因,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top