STA如果有hold violation，跑post-sim会有什么问题？

先别提post-sim了， real chip一定不work， 或者bug一堆， 其中原因自己揣摩一下吧。

肯定是乱七八糟

好像会 导致后仿过不了，
最好修掉，

看STA里面 hold_uncertainty 的设置是多少，hold violation的最大值是多少，
如果hold_uncertainty > violation 就后仿来说应该是没有问题的了。（可能还需要考虑 timing_derate的影响）
由于TO前时间紧张，如果要等到timing都收敛再开始后仿可能TO前所有的后仿工作完成不了，所以后仿一般都是在这上面这个时间点就可以开始了。

既然已经知道存在timing violations，再post simulation还有什么意义

just a lab?