微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 华虹NEC设计规则的讨论

华虹NEC设计规则的讨论

时间:10-02 整理:3721RD 点击:
刚拿到一个版图设计,要求进行修改,工艺名称是:HHNEC CZ6H 1P4M 5.0V PROCESS。
但是我没有拿到DRC说明文档等信息。请问有人熟悉这个工艺吗?
问题如下:
1. 在Virtuoso中Grid应该设置为多少?我设置成了0.005;
2. 如何用Dracula检测版图的GRID问题?
3. Dracula报的一系列DRC错误都看不懂,请问可以参考哪个文档呢?
4. 我拿到的DRC规则文件有十个,我是一个一个的进行DRC的,请问这个流程是否正确。
5. 对于这个工艺下的版图中,出现的COVER层有什么含义呢?

看不懂啊

用calibre

悲剧的是只有DRACULA下的DRC文件,难道自己写规则文件?另外Calbire的lisence到期后,软件莫名其妙失踪,现在是拿着找到的lisence徒伤悲,这个版图原来是之前的一个人设计的,他离开了公司,留下了这么一个模糊的结果给我。
看他的版图,最小位移应该设置为0.001画出来的,可是老大跟我交待的是0.05,我想进一步问细节,老大表示他也不清楚了。
如果规则要求的是0.05的话,那这个版图里茫茫多的格点问题,基本是要重新画了。
另外请问大牛,我是不是可以把版图中的各个CELL坐标修改为满足0.05格点要求的坐标,比如25.302修改为25.3,39.346修改为39.35。上句话的意思是用脚本的方式实现。请大牛指导。

CZ6H有calibre 的rule。我之前用过, 至于软件的license,上网就搞到了,公司会有专人装软件吧。
grid 在icfb的 tf文件里面可以看到的,根据里面的spacing width确定, 应该0.01就可以了。

off -grid的话你可以stream out .then stream in .
设置以下scale 即可,最后run 下DRC

看到这个帖子有点晚,不知道小编问题解决了没。
1. 在Virtuoso中Grid应该设置为多少?我设置成了0.005;
设置成0.01,cz6h是点35的,用不到0.005
2. 如何用Dracula检测版图的GRID问题?
1设置了,这个问题就没了
3. Dracula报的一系列DRC错误都看不懂,请问可以参考哪个文档呢?
这个。验证文件里就会有
4. 我拿到的DRC规则文件有十个,我是一个一个的进行DRC的,请问这个流程是否正确。
正确
5. 对于这个工艺下的版图中,出现的COVER层有什么含义呢?
cover层是pad的标识层

谢谢,大部分问题已经解决了。
PIPO解决了GRID的问题,DRC报错信息直接看规则文件搞明白了。
那时候刚拿到这么个什么设计,一下子懵了,不过还是遇到点小问题,原先留下的设计是按照哦0.001设计的,改成0.01后遇到一堆DRC错误。主要是M1 ENT CT的问题(约55000)。
现在在跑LVS,遇到无敌的segmentation fault,解决中。

按照0.001设计,啥工艺啊,无语

hhnec似乎最先进的工艺就是0.13,至于0.001、、、、、、、、

0.001是database的尺寸而已,理论上并不影响光照的。
icfb 可以stream out 纯ASCII 数据,自己写个程序可以放在正常格点。
pipo 也自己带snap to grid 功能。
还好你遇到的只是via 的issue,如果是 metal 45度,然后path 被flat to polygon,处理起来才复杂。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top