微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么DRC的时候看不到IP的layer呢

为什么DRC的时候看不到IP的layer呢

时间:10-02 整理:3721RD 点击:
做DRC的时候,我已经把所有的gds文件都stream in了(包括IP的),但是为什么在virtuoso里看不到IP的layer呢?或者怎样才能看得到,我只是想看IP的layer。

gdsmap文件有问题?

没有merge ? 不会吧
没有正确create lib , attach tech ?

小编说只是看不到layer,而不是看不到ip本身,也就是说,至少路径什么地是对了,而且也的确streamin了。
而如果是map的问题,那么应该会有很多错乱的layer吧,不至于完全看不到。
想来想去,有个弱的可能,会不会你的ip本身就是黑盒子的。

应该没有问题,像std和io的layer都能看得到,而且正常,我看了实验室以前流过片的design,都是看不到IP的layer的。这会不会就像4楼说的IP本身就是个黑盒子啊?

黑盒子是不是就是IP设计把它的layer屏蔽了,只看得到pin?

照你这么说,我觉得可以肯定是黑盒子了

同意楼上

几种可能,试一下:
是否有软件mdpv?直接打开gds ,不需要tf,直接看有哪些层。
LSW是完全没有显示?还是显示不对?还是显示对了,layout 比较空?
再说,IP是哪来的?
直接compile的IP,gds是齐全的。blackbox的IP,为了保密,gds是不会完整提供的,一般只给metal层,或者只给power+pin,够你连接就行了,需要merge。

假设你都能看到layer,说明你已经知道IP,那 你以后就不会再买了,所以,这样对fab来说是很不利的,毕竟这个人家是花了很大本钱才做出来的。
我们用到的IP,如果是付费的话一般都是黑匣子,fab会提供pin的,当你把最后的tapeout数据送给fab的时候,fab会做一次IPmerger,同样,fab会给你drc的报告的。一般是没有问题的,但是建议你还是要仔细看一下,有时候问题会存在的。
只能说个大概哈,具体做过就比较清楚了。建议多和fab的沟通一下,因为是黑匣子,所以文档那些一定要仔细的看一下


恩,IP确实是个黑匣子,谢谢您的解答

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top