微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教下VIRTUOSO原理图NETLIST提取问题

请教下VIRTUOSO原理图NETLIST提取问题

时间:10-02 整理:3721RD 点击:
使用的工具是CADENCE和CALIBRE,在做LVS的时候,进行了原理图的NETLIST提取和LAYOUT的GDS提取,在CALIBRE中跑LVS的时候,提示报错说:“SOURCE NOTHING” 不知道是什么原因,请大家指点一下,是原理图设计上的问题还是提取的问题(我使用的提取的办法是直接在VIRTUOSO==》EXPORT==》CDL来进行提取的 ) 谢谢

那cdl你看到什么东西都在么?

谢谢了!

再次感谢!

研究一下log文件吧

解决了没有?

看的眼都花了

分析每一步的log文件

你的netlist哪里的?

question?

.cdl文件好好看看吧。

我连提取都不会

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top