微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > astro自动布局遇到的问题

astro自动布局遇到的问题

时间:10-02 整理:3721RD 点击:
请教各位大虾,我在用astro做自动布局布线,用astro做DRC/LVS都可以过,
但是stream out然后在icfb下stream in ,再做DRC,发现器件的衬底都没有接,
几nwell里面没有n+ active,nmos管外面没有p+ sub,DRC报floating nwell错误,
请问是怎么回事,感激不尽:)
:Q :Q

在这里混的难道一个高手都没麽?
还是都不愿意讲呢。

不动这个问题

唯一回帖的还是个广告。

顶一个!

wait,wait!

是不是在stream out没有merge到底层信息啊?你可以man一下命令,是否有些switch没设置上。
猜测啊,因为我用ICC,没有用过Astro,不知道两者有多大差异。

检查下gdsout layer map

CHECKFILL-CELL!

你用的是什么库,是不是stdcell本来就没有井连接?那你可能需要先place tap filler array

应该是没有加well tap 这个在放stdcell前就该加入,不然可能latch up

1. 可能是你astro的参考库的问题,打开std_cell看看是否包含所有层次信息;
2. 可能是你导入icfb时用的map文件不对;
3. 何不在astro中调用calibre做个DRC、LVS看看呢?

小编用的什么工艺,工艺有什么特殊要求,另外小编icfb的库是不是有问题

还是有高手的。

这个我也不太明白,可以设定的地方好多.一点点查吧!

我也想知道

xuexi....

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top