微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于clkgating的问题

关于clkgating的问题

时间:10-02 整理:3721RD 点击:
我想问一下,有没有人知道在进行时序分析的时候,对clkgating有没有需要特别设置的选项。主要是由于现在在做时序分析的时候(时钟树综合后),clkgating那部分总会有时序违反,其中时序违反主要是启动沿后边增加了好几级buffer(所谓时钟树),而相应的捕捉沿(这里指clkgating的)没有布时钟树。

路过,我也想了解下,那位大侠来讲下

同问!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top