讨论：sram和rom这些同步模块，在ClockGating中是如何被处理的？

大家好，如题的问题，有大侠想过吗?
我们平时在clockgating的时候，关注的都是寄存器，那么设计中别的类型的时钟同步单元，例如ram和rom，工具是如何处理它们的时钟呢?
按照我的理解，工具应该有能力处理，因为ram，rom等同步单元的时序和触发器非常相似，几乎一样，gating的原理也是讲得通的，那么实际情况是怎样呢，研究过的大侠讲讲吧。

ROM需要时钟吗?RAM的话，时钟有时候是不能停的，比如说DRAM就需要时钟来刷新，完全没时钟数据会丢失。

我们讨论需要时钟的ROM和RAM ：）， 静态RAM是不需要一直保持时钟的，因为它不需要刷新

如果是这样的话，RAM里需要时钟的部分实际上也是寄存器，RAM本身是不需要时钟的，就和组合逻辑一样。
寄存器的门控和一般寄存器的门控没有区别。

xuexixuexi```````

soga，受教了

学习了

学习了