微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果DC发现不合时序的路径会怎么样做?

如果DC发现不合时序的路径会怎么样做?

时间:10-02 整理:3721RD 点击:
rt?谢谢!

slack 为负,它会报出来时序违规啊!还有就是听高手讲,在DC中只是进行setup的检查,对hold的检查是没有意义的。还有就是发给一张关于DC的截图,感觉将的挺好的……

传统的综合即指DC综合,这是相对于现在先进的encounter RTL complier而言的

同问,时序违例了一般怎么解决呢?

你好!我想请问一下:
DC是怎样优化电路的?谢谢!

OptiFDTD

OptiFDTD个

最有效的方法还是从逻辑上修正,稍微动一下逻辑就解决了。

我不是很明白你问的是什么,如果是问优化电路的方法,我觉得你目标不一样,方法就不一样吧,比如时序优化要用逻辑复制,资源共享等方法,但面积和功耗的优化其方法又不同的嘛

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top