asic设计的问题
时间：10-02
整理：3721RD
点击：
各位大虾，我想问一下，我如何能估计我写的代码能跑多高的频率呢?我们如果能DC综合，面积不同能跑的频率就不同。
看看std cell库里面flip flop的setup和hold，
时钟周期最小不能低于setup与hold之和。
only STA after post-layout with clock tree