怎样设计带清零端的D 触发器？

在后端设计过程中，想做一个带清零端的触发器，高电平清零，可是很多论文资料都是为加快速度而设计的不带清零端的触发器。
能问下是不是把清零输入端经过非门后，再与D输入端相与作为原触发器的输入?
求相关论文，谢谢谢谢谢谢

最近在做分频器，本身是做模拟的，后来发现原来数字有专门的库，比如DC综合的时候，但是还是有方法的，C2MOS结构的输出并联个NMOS就可以。哈哈哈，请指教

还有就是做同步的比异步的好实现，哈哈哈

图呢?

谢谢大侠 学习