微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教大侠做power compiler 时的问题,

请教大侠做power compiler 时的问题,

时间:10-02 整理:3721RD 点击:
请教大侠做power compiler 时的问题,
SYNOPSYS资料介绍Using NC-Verilog with the dynamic link PLI library中写到:
Simply use the following command line arguments when calling theNC-Verilog tool:
ncverilog +access+r \
+loadpli1=<pwc_dyn_lib>:saifpli_bootstrap \
<user_options>
其中<pwc_dyn_lib>是$SYNOPSYS/auxx/syn/power/vpower/lib-$ARCH/libvpower.so 
我的机子是LINUX,我写入完整路径后,输入命令后,显示是Ambiguous input redirect.
请问大家这个是怎么回事情呢? <user_options>  我写的是所有的我要编译的.V文件. 

yu yuy uyuy

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top