微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求助:关于数字后端时序流程方案

求助:关于数字后端时序流程方案

时间:10-02 整理:3721RD 点击:
本人想用以下方案实现数字后端的时序流程
1、使用ENCOUNTER工具实现布局布线,导出GDS文件
2、使用CALIBRE工具对导出的GDS进行寄生参数提取(包括电容、电阻、耦合电容等),门级提取,提取成SPEF格式网表
3、把提取的网表给前端使用PT做时序、信号完整性验证
4、验证结果在指导ENCOUNTER工具进行布线调整。
5、直到signoff。
calibre工具可以提取门级网表,但是本人一直使用它做为模拟设计的参数提取工具,没有使用它做过数字参数的提取。
请教高人分析方案是否可行?

不懂,帮顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top