微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > layout grid 格点 同一个layout 不同层

layout grid 格点 同一个layout 不同层

时间:10-02 整理:3721RD 点击:
大家好,刚接触到一个工艺,不同层的格点精度居然不一样例如nwell0.02
CT0.005
Poly0.001
drc的offgrid 报错也是按不同层报的,这个怎么画layout?大家有没有接触过类似的

没有遇到过,一般来讲一个library里边所有layer的grid都是一样的。

能透露一下是哪家的工艺吗

就一个烂工艺,已经和fab协商,同意统一成最小格点

沒遇過 , 只能注意再注意

奇葩工艺啊

居然还有这样的工艺,在drc rule里应该可以看到它设置的格点最小值吧,统一用最大的那个捕捉点如何?

按个人理解,前面给的drc文件是按 mask grade 来写的,不是我们所谓的 layout grid

目测满足最小精度的grid 即可

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top