微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > Cadenct virtuoso怎么画layout大图,例如1G的的版图,谢谢

Cadenct virtuoso怎么画layout大图,例如1G的的版图,谢谢

时间:10-02 整理:3721RD 点击:
Cadenct virtuoso怎么画layout大图,例如1G的的版图,谢谢,我手动努力画也才几百k大小,能否告知下如何省力的画大图,我是小白,麻烦给带点步骤呗,感谢了

什么是1G的版图?

1G的版图?有那么描述的么?

导出成GDSII格式就能看出来大小了。我是这个意思,让GDSII的大小能大一些。谢谢了,您知道怎么弄么?不断的累加东西也行,但我一个一个画太慢了

这个看芯片规模的,想大还是容易的,多用PR,把几个库的东西都拼一起自然就大。

炸碎,炸碎

为啥要大size文件,不是越小越好,大了证明画得多吗?

怎么拼?新手小白求指导,我自己划了一个CELL A ,然后,又画了一个CELL B ,在 B中 add instance 选择CELL A,但是还是很小啊,怎么才能add instance 时候选择CELL A变成很大,例如CELL A是5k,我add 1个cell A 和 add 100个CELL A 都是增大了5k啊。谢谢了

从版图来说是越小越好,但是我想看看大了会什么样。请问知道怎么做大不?我是小白,求详细流程,感谢



嗯嗯,我在尝试flatten这个选项试试,看能不能都提取到本层CELL上来,谢谢了,第一个复制多个库,不太会

flatten 之后要多大有多大

这个简单,画完一个CELL A,然后全选,然后C,然后F3,你想写多少是多少,粘贴就好了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top