微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > LAYOUT 出错(LVS),求助大神,

LAYOUT 出错(LVS),求助大神,

时间:10-02 整理:3721RD 点击:
之前请教过,但囿于实力,还是想请教下大神,图一是原理图,二,三,分别是布线和LVS结果,小弟现行谢过了。

好多人都跟你说了M1,M3的接法有问题,你找个懂电路的给你说说就知道了

如果是BIPOLAR的工艺才能这样连。

从图片上看 小编版图接的和电路一样 还加了psub2只是m6m7gate floating要不加个pin试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top