关于layout xl工具使用

不知道呢！求解！

你要把情况说详细点才好帮你看看是什么问题啊。
像你说的这种问题，会不会是你attach的库中没有该mos器件的pcell呢?

电路上的mos名字和pcell名字不同是可能调不出来,这种情况可以试一下map文件.

map文件在什么目录下?

在Lirbrary下有symlib ;电路图库；工艺提供的元器件版图库；各用户所拥有的画版图的库等等。我将电路图库中所要画的电路拷到自己的版图库中之后用Layout xl 建版图单元，在所建的版图单元中用Gen From Source调出所拷取的电路中的各种元器件。但是此电路图中的逻辑符号中的NMOS PMOS无法调出来，其他的都可以调出来。这是怎么个情况，求详细解决方法！

原来是由于电路图中的逻辑符号所在的单元中没有layout，因为在不同的电路中相同的逻辑如inv nand nor逻辑中的PMOS NMOS所给w/l有所不同，所以symlib中没有将各种逻辑门的layout画上去··间接的导致使用Layout xl调不出逻辑符号中的管子:~cry这该怎么办啊:~cry 难道要自己改电路?····将逻辑门中的mos管画到逻辑门所在的库中啊·我试了可以这么做，但是调出来的管子只是库中所画的版图的大小 并且是一个小的cell还得打散继续修改W/L····无语啊

你可以这样做，比如inv，对于尺寸为1X的时候，版图名字为layout；对于尺寸为2X的时候，版图名字为layout2；等等依次内推。你使用layout XL调用的肯定是layout，这个时候你将layout修改成你所需要的（比如layout2）即可。

底层的逻辑单元没有layout，你当然调不出来的。
先建好底层单元，再建上层模块。
你直接建上层模块不行的。

另外，关于W/l不同的问题，如果是一个完整的数字库，自己会有W/L不同的尺寸的。
如果是自己建立的逻辑单元（利用参数传递写入w/l的），不建立Pcell的话，就要自己一个一个建立起来，然后改。比如8#所说的方案是可以的。

谢谢各位！

做pcell吧！

map文件怎么弄?

有使用教程吗

有使用教程吗