给电阻画ntap

版图lvs验证后erc报错，显示电阻的nwell未接电位，应该是需要nwell接高电位。版图的元件是由电路直接生成的，元件没有ntap选项，自己画的画nwell没办法拉伸，无法在pimp和nwell中间拉出空间画nimp连出来，求画法！

注：电阻最外面的白框为深nwell，再里面的紫框为pimp，红色为diff

帮顶一下

我觉得是你的DNW（深nwell）要画通过nring接到高电位吧！不过这个电阻看起来有点不能理解，既不是单纯的P diff电阻，也不像单纯的nwell电阻，请问device type是什么呀?

你这个应该是diff电阻做在深阱里，直接画一片nwell覆盖所有电阻，然后画ntap

之前看错了，以为中间那段白色的是nwel，那层应该是SAB或者mark layer之类的吧！所以这应该就是一颗P+ diff电阻，建议你把DNW（深nwel）拉大，并画nring，将其电位接到你的高电位。

多谢！

回复 4# Snowy2016 因为是直接有电路生成的电阻版图，所以元件不能拉伸，所以现在我的想法是在深N阱旁边再紧挨着画一个深n阱，在里面画有源区引出来接vdd，关于接gardring的部分我也很不理解，这一部分并不需要gardring，否则从rf元件里可以直接设置ntap，晚上回去试一下。

谢谢！晚上试试！

在深N阱旁边再紧挨着画一个深n阱，在里面画有源区引出来接vdd,就不报错了。感谢各位的帮助！

其实这儿报错的目的就是提醒你DNW（深nwel）不要浮空，否则floating的well会有latch-up风险。

嗯嗯，多谢赐教！