仿真6T SRAM的噪声容限SNM

1. V2 5 0 PULSE 0.0 1.5 0.0 50E-12 50E-12 10E-9 20E-9
   
2. V3 1 0 1.5
   
3. M4 4 6 1 1 CMOSPL=40E-9 W=90E-9
   
4. 
   
5. M5 1 4 6 1 CMOSPL=40E-9 W=90E-9
   
6. 
   
7. M6 4 6 0 0 CMOSNL=40E-9 W=330E-9
   
8. 
   
9. M7 0 4 6 0 CMOSNL=40E-9 W=330E-9
   
10. 
    
11. M8 3 5 4 0 CMOSNL=40E-9 W=150E-9
    
12. 
    
13. M9 7 5 6 0 CMOSNL=40E-9 W=150E-9
    
14. 
    
15. .LIB "E:\simulation\HSPICE\SRAM\SNM\22nm\PTM_22nm_Metal_Gate_model.txt" CMOS_MODELS
    
16. 
    
17. * INCLUDE FILES
    
18. * END OF NETLIST
    
19. .ic v(4) = 1.5
    
20. .ic v(6) = 0
    
21. .ic v(7) = 1.5
    
22. .ic v(3) = 1.5
    
23. .PROBE TRAN
    
24. .TRAN 1.00000E-12 1.00000E-08 START= 0.0000
    
25. .TEMP 25.0000
    
26. .OP
    
27. .save
    
28. .options post=2 nomod
    
29. .END

我用的工艺库是PTM的22nm,怎么仿真都不对，我觉得肯定是宽长比的问题