LVS电阻提取有误（已解决）

版图LVS的时候报了很诡异的错误：说是layout里面提取出的电阻有w和l两个参数，但是schematic里面没有。奇怪的是，同样的电阻和rule，其他的版图LVS都没有问题。而且查看了layout和schematic提取出的网表，电阻都有W和L参数啊！
实在不知道怎么错的……求各位大牛不吝赐教啊！多谢！

会不会是规则文件中的开关选在了提取W和L参数上！

有没有多个不同W/L的电阻并联或串联，LVS只会报一个等效的W和L

对，lvs rule里可以选择提取W、L 或者 W、L及阻值或者只提取阻值，但是任何一个switch都会报错，区别只是报一个错或者两个错或者三个错而已……而且，问题是现有的rule对于其他版图不会报错，把小模块拼起来以后才报错，好奇怪！

没有啊……

这个需要看具体的东西才能分析。

我看还是调用了不同LIB下的电阻cell。

没有啊，用的全都是一个工艺库下的相同电阻

感谢楼上各位的关心，问题已经解决了。是我不小心改动了源代码里面电阻参数定义的部分……参数定义是用[]写的，为了数字模块的端口和内部节点名称统一，我把所有的[]都替换成<>了，然后就出了这个错……反过来把<>替换成[]就没有问题了……不好意思啦，谢谢大家！

LVS不是检查版图与原理图是否对应的仿真吗?提取电阻电容应该是PEX吧?新手不太明白，
还有我后仿时提取不出来pin脚，就一个简单的反相器，VDD提取出来了，可是IN OUT GND提不出来。