psub floating 会导致什么问题呢

看具体位置吧！一般来说P_sub接电位不会仅仅在某一处，所有的P-sub会通过轻掺杂的P-连在一起，只是轻掺杂导致R会比较大。倘若你某一处A没有接：
1、A初处正好是NMOS的sub端，那LVS会有error；
2、A处只是普通的sub ring（，不直接接到device），A处电位会被抬高（假如你的P-sub原本是要接0V）
1）A附近的NW（或者HVNW）电位Va较高，A电位抬高之后也不会高于Va，这样相对安全，只这个P-subring可能会失去搜集载流子、隔离噪声等作用
2）A附近的NW（或者HVNW）电位Va较低（比如0V），A处电位抬高后可能会高于Va，那么久会出现寄生diode正偏，也就会漏电，或者latch-up问题。
所以，在layout中应该避免这种不确定电位的东西出现！
个人观点，请参考！

2# 讲的很详细！

对二楼讲的很详细！

不是轻掺杂处电阻低吗

您说反了吧！是重掺杂电阻小

电阻率的大小决定于半导体载流子浓度n和载流子迁移率μ：ρ=1/ nqμ
我记反了不好意思