GND PAD问题

我的猜测是冗余的PAD，万一以后GND过电流能力不行，可以通过把此冗余的PAD封装出去来解决，这样就不需要花时间修改版图和重新流片，直接改一下封装即可

应该是IO里有电源到地的clamp，多弄几个可以提高ESD能力 ---

有一定的道理但是现在还没有考虑到封装的问题，只是说加一个不绑线的GNDPAD可以增加电流能力，是这样吗?

也可以这样讲了 在你的封装确定之后 如果在chip的四周还有一些空余的地方 一般都会添加电源和地的pad，这样能够增加ESD的泄放电的过流能力，对整个芯片来说也是增加了保护 然后当然不是只放地的pad了 要电源和地的pad一起放 这样在发生ESD时能提供VDD到GND的低阻抗电流泄放通道

一般情况下作为加强ESD的Clamp可能性比较大

你们的产品经理可能已经考虑到关于不同型号的封装兼容预留了PAD，但抛开这个的话对于一个不bonding的 PAD而言没有通路就没有加强的说法。在这里影响电流能力的只金属厚度层数，以及金属的宽度和画法。孔啊 power mos 分布啊这里就不说了···
如果都不是~你们是不是over design 了， 只能说土豪你好厉害。

增加一个已有的PAD会增加成本吗?为什么会说土豪呢?

不bonding的PAD就没有加强电流的能力吗，即使这个PAD是在io ring里成环的也不行吗?

依据你这样做，那PAD 这个窗口开与不开就没区别了！保证金属接法完全样 不就

可能你们用到了两种地（例如GNDA/GNDD)，但最后只连出来一个地，做一个封装

有可能你们DE设计了两种地，最后只有一个总的地连出来，做一个封装！

有些PAD是做在IO一起的（这要看你们使用的IO是谁提供）。还有一个，多加一个PAD怎么和土豪联系上了?PAD和土豪有半毛钱关系吗?

多加一个PAD面积就增大了呀

谁说多加一个PAD面积就会增大了?
DUP结构没见过吗?

我是指不用CUP结构，多增加一个PAD 面积会变大，而且CUP结构对ESD影响很大啊，以前做的项目用CUP结果ESDfail ，不用CUP就好好的

我是指不用CUP结构，多增加一个PAD 面积会变大，而且CUP结构对ESD影响很大啊，以前做的项目用CUP结果ESDfail ，不用CUP就好好的

CUP为啥会影响ESD level ---

没看懂你的说法--- 好多项目都是core limit，基本不多加个IO，也要加IO filler了。这和土豪有啥关系

DUP结构可能会对ESD有一点影响，但是不会像你说的那么严重，
而且，就算不用DUP结构，多加一个PAD也不会影响CHIP Size。除非你们是做那种极小Size的电源之类的芯片。

是不是你们设计了两个地，最后只连出来一个地，做一个封装，而你没弄清楚啊?

个人认为是预留的

15# fzu_physics
各位大哥都别激动！
前面提到有关于 PAD···SIZE···· 什么的
立论点是小编说的“一个不连接到封装引脚的GND PAD”
然后引入到六楼 说到的 ESD clamp.
好这里应该读清楚了： 这是一个没有bonding 的GND PAD ，条件可以的情况下 可以增加clamp 来加强ESD。
CLAMP只是加在 电源与地之间的一个ESD通路。在保证不跟核心电路发生latch up 的前提下 他所在的位置并没有限定在IO区域。所以不管在什么地方,在不bonding 的前提下也就是说里面金属已经连接，这时候PAD就没必要存在。
说到DUP结构：1）如果你使用金属层比较小，封装厂机台不给力，wire bonding 时可能会因为压力影响到器件特性。
2）在16n 28n 的工艺中 一个PAD 的大小肯定大于一个clamp 的大小，如果金属层数不足，要保证clamp 连接电阻 以及电流能力估计这也会为了连接而避让开一定距离， 这里也会费一些面积。
加了PAD约束多多，随时都可能产生面积。还有存在的必要么?
另外关于增强 ESD 设计初期就应该考虑好，别想着最后空着来增强，锦上添花本来就可有可无，为嘛不考虑节省面积呢?思路本来就有问题，如果初期没弄好最后万一加不上你怎么办 是不是要加面积
另外也看到有人提到的 IO filler ，这种情况是有的，在大规模的芯片里面 上百个端口 IO 都是放在chip 的外圈，这个时候空的地方一般会放 IO filler ，因为里面环境复杂噪声也大。如果在这种情况下你多放个PAD 也不会说你是土豪的~
不管怎么说，里面金属已经链接 并已经保证通道良好，没有额外版本的预留情况下,你不bonding那么这个 GND 的PAD就没有存在的必要。
OVER design ·不是好事情！

概括的挺全面，李菊福