多gnd的flat lvs 问题

说具体点flat怎么不过，是不是有需要box住的模块，那就不能flat lvs 了

会报出一些已经pass的模块内部net的错。如果是一套gnd就没有这种错。hier和flat都可以过。所以我怀疑flat后 calibre认不到subd

很有可能是真错
建议先看看ERC，
hcell 将所有可以写的cell都写进去，正确的话，将之前报错区域相关的cell mark掉再run，看看。
report，报错也可以抓出来看看，

应该不是真错，如果sch中将两套地short在一起，版图中也short一起，就可以pass。另外你说的hcell没有用过，应该也是hier的意思吧，先做底层cell的lvs，然后做顶层。

我想，应该flat过才算真正的过，或许目前layout某一处真的short在一起了，hier去run的话也许存在些Bug针对某些情况。比如，我将顶层cell完全打散，这样就算是hire去run，是否还是会过呢?hcell的话就是一个cell list "calibre -lvs -hier hcell ..." ,这样她会将lvs rep就会包括里面所列cell，这样你把有问题地方cell写进去，报错说不定会准确点,可以试试看。
hcell 格式：
layout1source1
layout2source2
layout3source3
......

顶层全部打散，跑hier也是过的。其实完全打撒就无所谓hier和flat了。我用hcell试试看。我对比了report，我怀疑flat后就不认顶层的subd了。

嗯，你先试试看吧

有点进展，我在supply选项中的ground net填入vss1vss2. flat也可以过了，我不知道多套gnd如果不画subd,这个算不算一个解决方法

我认为如果最终还是会连接到同一个GND是没问题的。但是感觉没找到确切的原因，是否还是有点不放心。

calibre没有那么弱，flat和hier一种pass就可以了。其实我一直用的hier，从来没有用过flat，也没有出现过什么问题。顺便请教下，一般你用calibre跑lvs的时候，supply 的power nets 和ground net 填入design的 power name 和groud name吗?
我一般不填。