JOBVIEW问题
gdsJOB
M4M4
V5V5
M4M5
V5V6
这样是因为别的公司用到了M5或者是更高的metal layer，想问一下：
1.这样是不是说明光罩时我的芯片实际上有M5，但因为和M4跑的路径一模一样，所以对电路不会有影响，还是直接就没有M5层次?
2.在我量产的时候还会有M5 layer的MASK吗?
芯片或者说版图实际有没有V4/M5你应该自己最清楚，如果没有的话，量产是绝对不会出现这层的。
至于MPW为什么有这层，那是因为别人用到了，金属层你应该只能看到dummy pattern，via层次应该是全空白，如果你不看的话对你也完全没有影响，因为工艺上你的产品就完全不会用到这两块mask。
最终工艺做的时候很可能是M3以后lz芯片直接做topvia+topmet；而别人家的芯片在m3之后还要做v3+m4...所以你这块数据区也会填充dummy，保证其他家工艺没问题。
实际上，最终每片wafer都是几家产品混在一起的，最终只会拿到划好片的die。
谢谢您的回答，版图里有没有metal5我知道，但我不知道流片时会有metal5吗，因为jobview时发现metal5和metal4一样，via4和via3一样
不会有。foundry应该是采用了copylayer的操作吧，copy via应该是为了保证via刻蚀的时候尽量均匀，copy metal则是同时兼顾density和overlap via的drc。
放心，不论是mpw最终流片还是单芯片，你的产品过程中都不会有这两层光刻的出现。说到底，你这两张mask只是为了给别人做更高层metal产品工艺用的，你的数据只是起到了一个dummy的作用。
谢谢您的回答
需要问清楚是不是share wafer，tsmc是不share wafer的
比如mpw接了两个客户，一个用到M5， 一个只用到M4
如果是share wafer，那么两个客户的芯片都在一张wafer上，那么只用了M4的用户就要与用了M5的用户保持一致，就需要做copy metal
如果是不share wafer的，比如tsmc，他会做在做mask时候给两个在M4、M5的时候做两套，那么做wafer 的时候，整个wafer都是一个客户的，保证了每个客户不同的要求，和量产tapeout时mask一致
看你的情况很可能是前一种哦